mirror of
https://github.com/YosysHQ/yosys
synced 2025-08-17 08:42:16 +00:00
IOM
This commit is contained in:
parent
71f0984dc9
commit
b202126c76
7 changed files with 2118 additions and 1833 deletions
|
@ -2578,3 +2578,364 @@ module NX_FIFO_U(RCK, WCK, WE, WEA, I1, I2, I3, I4, I5, I6, I7, I8, I9, I10, I11
|
|||
parameter use_write_arst = 1'b0;
|
||||
parameter wck_edge = 1'b0;
|
||||
endmodule
|
||||
|
||||
|
||||
(* blackbox *)
|
||||
module NX_IOM_CONTROL_U(ALCK1, ALCK2, ALCK3, LDSCK1, LDSCK2, LDSCK3, SWRX1CK, SWRX2CK, FCK1, FCK2, FDCK, CCK, DQ1CI1, DQ1CI2, DQ1CI3, DQ1CI4, DQ1CI5, DQ1CI6, DQ1CI7, DQ1CI8, DQ2CI1
|
||||
, DQ2CI2, DQ2CI3, DQ2CI4, DQ2CI5, DQ2CI6, DQ2CI7, DQ2CI8, DQ3CI1, DQ3CI2, DQ3CI3, DQ3CI4, DQ3CI5, DQ3CI6, DQ3CI7, DQ3CI8, DQS1CI1, DQS1CI2, DQS1CI3, DQS1CI4, DQS1CI5, DQS1CI6
|
||||
, DQS1CI7, DQS1CI8, DQS2CI1, DQS2CI2, DQS2CI3, DQS2CI4, DQS2CI5, DQS2CI6, DQS2CI7, DQS2CI8, DQS3CI1, DQS3CI2, DQS3CI3, DQS3CI4, DQS3CI5, DQS3CI6, DQS3CI7, DQS3CI8, LD1RN, LD2RN, LD3RN
|
||||
, FA1, FA2, FA3, FA4, FA5, FA6, FZ, DCRN, LE, SE, DRI1, DRI2, DRI3, DRI4, DRI5, DRI6, DRA1, DRA2, DRA3, DRA4, DRO1CSN
|
||||
, DRO2CSN, DRO3CSN, DRI1CSN, DRI2CSN, DRI3CSN, DRDPA1CSN, DRDPA2CSN, DRDPA3CSN, DRCCSN, DRWDS, DRWEN, DRE, CA1P1, CA1P2, CA1P3, CA1P4, CA2P1, CA2P2, CA2P3, CA2P4, CA1N1
|
||||
, CA1N2, CA1N3, CA1N4, CA2N1, CA2N2, CA2N3, CA2N4, CA1T1, CA1T2, CA1T3, CA1T4, CA2T1, CA2T2, CA2T3, CA2T4, CA1D1, CA1D2, CA1D3, CA1D4, CA1D5, CA1D6
|
||||
, CA2D1, CA2D2, CA2D3, CA2D4, CA2D5, CA2D6, CKO1, CKO2, FLD, FLG, AL1D, AL2D, AL3D, AL1T, AL2T, AL3T, DCL, DRO1, DRO2, DRO3, DRO4
|
||||
, DRO5, DRO6, LINK2, LINK3, LINK4, LINK5, LINK6, LINK7, LINK8, LINK9, LINK10, LINK11, LINK12, LINK13, LINK14, LINK15, LINK16, LINK17, LINK18, LINK19, LINK20
|
||||
, LINK21, LINK22, LINK23, LINK24, LINK25, LINK26, LINK27, LINK28, LINK29, LINK30, LINK31, LINK32, LINK33, LINK34, LINK1);
|
||||
output AL1D;
|
||||
output AL1T;
|
||||
output AL2D;
|
||||
output AL2T;
|
||||
output AL3D;
|
||||
output AL3T;
|
||||
input ALCK1;
|
||||
input ALCK2;
|
||||
input ALCK3;
|
||||
input CA1D1;
|
||||
input CA1D2;
|
||||
input CA1D3;
|
||||
input CA1D4;
|
||||
input CA1D5;
|
||||
input CA1D6;
|
||||
input CA1N1;
|
||||
input CA1N2;
|
||||
input CA1N3;
|
||||
input CA1N4;
|
||||
input CA1P1;
|
||||
input CA1P2;
|
||||
input CA1P3;
|
||||
input CA1P4;
|
||||
input CA1T1;
|
||||
input CA1T2;
|
||||
input CA1T3;
|
||||
input CA1T4;
|
||||
input CA2D1;
|
||||
input CA2D2;
|
||||
input CA2D3;
|
||||
input CA2D4;
|
||||
input CA2D5;
|
||||
input CA2D6;
|
||||
input CA2N1;
|
||||
input CA2N2;
|
||||
input CA2N3;
|
||||
input CA2N4;
|
||||
input CA2P1;
|
||||
input CA2P2;
|
||||
input CA2P3;
|
||||
input CA2P4;
|
||||
input CA2T1;
|
||||
input CA2T2;
|
||||
input CA2T3;
|
||||
input CA2T4;
|
||||
input CCK;
|
||||
output CKO1;
|
||||
output CKO2;
|
||||
output DCL;
|
||||
input DCRN;
|
||||
input DQ1CI1;
|
||||
input DQ1CI2;
|
||||
input DQ1CI3;
|
||||
input DQ1CI4;
|
||||
input DQ1CI5;
|
||||
input DQ1CI6;
|
||||
input DQ1CI7;
|
||||
input DQ1CI8;
|
||||
input DQ2CI1;
|
||||
input DQ2CI2;
|
||||
input DQ2CI3;
|
||||
input DQ2CI4;
|
||||
input DQ2CI5;
|
||||
input DQ2CI6;
|
||||
input DQ2CI7;
|
||||
input DQ2CI8;
|
||||
input DQ3CI1;
|
||||
input DQ3CI2;
|
||||
input DQ3CI3;
|
||||
input DQ3CI4;
|
||||
input DQ3CI5;
|
||||
input DQ3CI6;
|
||||
input DQ3CI7;
|
||||
input DQ3CI8;
|
||||
input DQS1CI1;
|
||||
input DQS1CI2;
|
||||
input DQS1CI3;
|
||||
input DQS1CI4;
|
||||
input DQS1CI5;
|
||||
input DQS1CI6;
|
||||
input DQS1CI7;
|
||||
input DQS1CI8;
|
||||
input DQS2CI1;
|
||||
input DQS2CI2;
|
||||
input DQS2CI3;
|
||||
input DQS2CI4;
|
||||
input DQS2CI5;
|
||||
input DQS2CI6;
|
||||
input DQS2CI7;
|
||||
input DQS2CI8;
|
||||
input DQS3CI1;
|
||||
input DQS3CI2;
|
||||
input DQS3CI3;
|
||||
input DQS3CI4;
|
||||
input DQS3CI5;
|
||||
input DQS3CI6;
|
||||
input DQS3CI7;
|
||||
input DQS3CI8;
|
||||
input DRA1;
|
||||
input DRA2;
|
||||
input DRA3;
|
||||
input DRA4;
|
||||
input DRCCSN;
|
||||
input DRDPA1CSN;
|
||||
input DRDPA2CSN;
|
||||
input DRDPA3CSN;
|
||||
input DRE;
|
||||
input DRI1;
|
||||
input DRI1CSN;
|
||||
input DRI2;
|
||||
input DRI2CSN;
|
||||
input DRI3;
|
||||
input DRI3CSN;
|
||||
input DRI4;
|
||||
input DRI5;
|
||||
input DRI6;
|
||||
output DRO1;
|
||||
input DRO1CSN;
|
||||
output DRO2;
|
||||
input DRO2CSN;
|
||||
output DRO3;
|
||||
input DRO3CSN;
|
||||
output DRO4;
|
||||
output DRO5;
|
||||
output DRO6;
|
||||
input DRWDS;
|
||||
input DRWEN;
|
||||
input FA1;
|
||||
input FA2;
|
||||
input FA3;
|
||||
input FA4;
|
||||
input FA5;
|
||||
input FA6;
|
||||
input FCK1;
|
||||
input FCK2;
|
||||
input FDCK;
|
||||
output FLD;
|
||||
output FLG;
|
||||
input FZ;
|
||||
input LD1RN;
|
||||
input LD2RN;
|
||||
input LD3RN;
|
||||
input LDSCK1;
|
||||
input LDSCK2;
|
||||
input LDSCK3;
|
||||
input LE;
|
||||
inout [41:0] LINK1;
|
||||
inout [41:0] LINK10;
|
||||
inout [41:0] LINK11;
|
||||
inout [41:0] LINK12;
|
||||
inout [41:0] LINK13;
|
||||
inout [41:0] LINK14;
|
||||
inout [41:0] LINK15;
|
||||
inout [41:0] LINK16;
|
||||
inout [41:0] LINK17;
|
||||
inout [41:0] LINK18;
|
||||
inout [41:0] LINK19;
|
||||
inout [41:0] LINK2;
|
||||
inout [41:0] LINK20;
|
||||
inout [41:0] LINK21;
|
||||
inout [41:0] LINK22;
|
||||
inout [41:0] LINK23;
|
||||
inout [41:0] LINK24;
|
||||
inout [41:0] LINK25;
|
||||
inout [41:0] LINK26;
|
||||
inout [41:0] LINK27;
|
||||
inout [41:0] LINK28;
|
||||
inout [41:0] LINK29;
|
||||
inout [41:0] LINK3;
|
||||
inout [41:0] LINK30;
|
||||
inout [41:0] LINK31;
|
||||
inout [41:0] LINK32;
|
||||
inout [41:0] LINK33;
|
||||
inout [41:0] LINK34;
|
||||
inout [41:0] LINK4;
|
||||
inout [41:0] LINK5;
|
||||
inout [41:0] LINK6;
|
||||
inout [41:0] LINK7;
|
||||
inout [41:0] LINK8;
|
||||
inout [41:0] LINK9;
|
||||
input SE;
|
||||
input SWRX1CK;
|
||||
input SWRX2CK;
|
||||
parameter cal_delay1 = "";
|
||||
parameter cal_delay2 = "";
|
||||
parameter div1 = 3'b000;
|
||||
parameter div2 = 3'b000;
|
||||
parameter div3 = 3'b000;
|
||||
parameter div_swrx1 = 3'b000;
|
||||
parameter div_swrx2 = 3'b000;
|
||||
parameter inv_ld_sck1 = 1'b0;
|
||||
parameter inv_ld_sck2 = 1'b0;
|
||||
parameter inv_ld_sck3 = 1'b0;
|
||||
parameter link_ld_12 = 1'b0;
|
||||
parameter link_ld_23 = 1'b0;
|
||||
parameter location = "";
|
||||
parameter mode_side1 = 0;
|
||||
parameter mode_side2 = 0;
|
||||
parameter mode_side3 = 0;
|
||||
parameter sel_clk_out1 = 1'b0;
|
||||
parameter sel_clk_out2 = 1'b0;
|
||||
parameter sel_dc_clk = 2'b00;
|
||||
parameter sel_ld_fck1 = 2'b00;
|
||||
parameter sel_ld_fck2 = 2'b00;
|
||||
parameter sel_ld_fck3 = 2'b00;
|
||||
parameter sel_sw_fck1 = 2'b00;
|
||||
parameter sel_sw_fck2 = 2'b00;
|
||||
parameter use_dc = 1'b0;
|
||||
endmodule
|
||||
|
||||
(* blackbox *)
|
||||
module NX_IOM_DRIVER_M(EI1, EI2, EI3, EI4, EI5, EL, ER, CI1, CI2, CI3, CI4, CI5, CL, CR, CTI, RI, RL, RR, CO, EO, RO1
|
||||
, RO2, RO3, RO4, RO5, CTO, LINK);
|
||||
input CI1;
|
||||
input CI2;
|
||||
input CI3;
|
||||
input CI4;
|
||||
input CI5;
|
||||
input CL;
|
||||
output CO;
|
||||
input CR;
|
||||
input CTI;
|
||||
output CTO;
|
||||
input EI1;
|
||||
input EI2;
|
||||
input EI3;
|
||||
input EI4;
|
||||
input EI5;
|
||||
input EL;
|
||||
output EO;
|
||||
input ER;
|
||||
inout [41:0] LINK;
|
||||
input RI;
|
||||
input RL;
|
||||
output RO1;
|
||||
output RO2;
|
||||
output RO3;
|
||||
output RO4;
|
||||
output RO5;
|
||||
input RR;
|
||||
parameter chained = 1'b0;
|
||||
parameter cpath_edge = 1'b0;
|
||||
parameter cpath_init = 1'b0;
|
||||
parameter cpath_inv = 1'b0;
|
||||
parameter cpath_load = 1'b0;
|
||||
parameter cpath_mode = 4'b0000;
|
||||
parameter cpath_sync = 1'b0;
|
||||
parameter epath_dynamic = 1'b0;
|
||||
parameter epath_edge = 1'b0;
|
||||
parameter epath_init = 1'b0;
|
||||
parameter epath_load = 1'b0;
|
||||
parameter epath_mode = 4'b0000;
|
||||
parameter epath_sync = 1'b0;
|
||||
parameter location = "";
|
||||
parameter rpath_dynamic = 1'b0;
|
||||
parameter rpath_edge = 1'b0;
|
||||
parameter rpath_init = 1'b0;
|
||||
parameter rpath_load = 1'b0;
|
||||
parameter rpath_mode = 4'b0000;
|
||||
parameter rpath_sync = 1'b0;
|
||||
parameter symbol = "";
|
||||
parameter tpath_mode = 2'b00;
|
||||
parameter variant = "";
|
||||
endmodule
|
||||
|
||||
(* blackbox *)
|
||||
module NX_IOM_DRIVER_U(EI1, EI2, EI3, EI4, EI5, EI6, EI7, EI8, EL, ER, CI1, CL, CR, RI, RL, RR, CO, CTI, CTO, EO, RO1
|
||||
, RO2, RO3, RO4, RO5, RO6, RO7, RO8, LINK);
|
||||
input CI1;
|
||||
input CL;
|
||||
output CO;
|
||||
input CR;
|
||||
input CTI;
|
||||
output CTO;
|
||||
input EI1;
|
||||
input EI2;
|
||||
input EI3;
|
||||
input EI4;
|
||||
input EI5;
|
||||
input EI6;
|
||||
input EI7;
|
||||
input EI8;
|
||||
input EL;
|
||||
output EO;
|
||||
input ER;
|
||||
inout [41:0] LINK;
|
||||
input RI;
|
||||
input RL;
|
||||
output RO1;
|
||||
output RO2;
|
||||
output RO3;
|
||||
output RO4;
|
||||
output RO5;
|
||||
output RO6;
|
||||
output RO7;
|
||||
output RO8;
|
||||
input RR;
|
||||
parameter chained = 1'b0;
|
||||
parameter cpath_edge = 1'b0;
|
||||
parameter cpath_init = 1'b0;
|
||||
parameter cpath_inv = 1'b0;
|
||||
parameter cpath_load = 1'b0;
|
||||
parameter cpath_mode = 4'b0000;
|
||||
parameter cpath_sync = 1'b0;
|
||||
parameter cpath_type = 1'b0;
|
||||
parameter epath_dynamic = 1'b0;
|
||||
parameter epath_edge = 1'b0;
|
||||
parameter epath_init = 1'b0;
|
||||
parameter epath_load = 1'b0;
|
||||
parameter epath_mode = 4'b0000;
|
||||
parameter epath_sync = 1'b0;
|
||||
parameter epath_type = 1'b0;
|
||||
parameter location = "";
|
||||
parameter rpath_dynamic = 1'b0;
|
||||
parameter rpath_edge = 1'b0;
|
||||
parameter rpath_init = 1'b0;
|
||||
parameter rpath_load = 1'b0;
|
||||
parameter rpath_mode = 4'b0000;
|
||||
parameter rpath_sync = 1'b0;
|
||||
parameter rpath_type = 1'b0;
|
||||
parameter symbol = "";
|
||||
parameter tpath_mode = 1'b0;
|
||||
endmodule
|
||||
|
||||
(* blackbox *)
|
||||
module NX_IOM_SERDES_U(FCK, SCK, LDRN, DRWDS, DRWEN, DRE, FZ, ALD, ALT, FLD, FLG, LINK, DRA, DRI, DRO, DID, DRIN, DRDN, FA, DRON);
|
||||
output ALD;
|
||||
output ALT;
|
||||
output [5:0] DID;
|
||||
input [3:0] DRA;
|
||||
input [2:0] DRDN;
|
||||
input DRE;
|
||||
input [5:0] DRI;
|
||||
input [2:0] DRIN;
|
||||
output [5:0] DRO;
|
||||
input [2:0] DRON;
|
||||
input DRWDS;
|
||||
input DRWEN;
|
||||
input [5:0] FA;
|
||||
input FCK;
|
||||
output FLD;
|
||||
output FLG;
|
||||
input FZ;
|
||||
input LDRN;
|
||||
inout [41:0] LINK;
|
||||
input SCK;
|
||||
parameter data_size = 5;
|
||||
parameter location = "";
|
||||
endmodule
|
||||
|
|
Loading…
Add table
Add a link
Reference in a new issue