mirrors/yosys
3
0
Fork 0
mirror of https://github.com/YosysHQ/yosys synced 2025-10-31 03:32:29 +00:00
Code Activity

Added more cell descriptions

Browse source
This commit is contained in:
Clifford Wolf 2015-10-14 20:29:47 +02:00
parent 7d3a3a3173
commit 87adb523aa
1 changed files with 85 additions and 0 deletions
Download patch file Download diff file Expand all files Collapse all files

85
techlibs/common/simcells.v
View file

@ -382,12 +382,36 @@ output Y;
assign Y = ~((A | B) & (C | D)); assign Y = ~((A | B) & (C | D));
endmodule endmodule
// |---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|
//-
//- $_TBUF_ (A, E, Y)
//-
//- A tri-state buffer.
//-
//- Truth table: A E | Y
//- -----+---
//- a 1 | a
//- - 0 | z
//-
module \$_TBUF_ (A, E, Y); module \$_TBUF_ (A, E, Y);
input A, E; input A, E;
output Y; output Y;
assign Y = E ? A : 1'bz; assign Y = E ? A : 1'bz;
endmodule endmodule
// |---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|
//-
//- $_SR_NN_ (S, R, Q)
//-
//- A set-reset latch with negative polarity SET and RESET.
//-
//- Truth table: S R | Y
//- -----+---
//- 0 0 | x
//- 0 1 | 1
//- 1 0 | 0
//- 1 1 | y
//-
module \$_SR_NN_ (S, R, Q); module \$_SR_NN_ (S, R, Q);
input S, R; input S, R;
output reg Q; output reg Q;
@ -399,6 +423,19 @@ always @(negedge S, negedge R) begin
end end
endmodule endmodule
// |---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|
//-
//- $_SR_NP_ (S, R, Q)
//-
//- A set-reset latch with negative polarity SET and positive polarioty RESET.
//-
//- Truth table: S R | Y
//- -----+---
//- 0 1 | x
//- 0 0 | 1
//- 1 1 | 0
//- 1 0 | y
//-
module \$_SR_NP_ (S, R, Q); module \$_SR_NP_ (S, R, Q);
input S, R; input S, R;
output reg Q; output reg Q;
@ -410,6 +447,19 @@ always @(negedge S, posedge R) begin
end end
endmodule endmodule
// |---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|
//-
//- $_SR_PN_ (S, R, Q)
//-
//- A set-reset latch with positive polarity SET and negative polarioty RESET.
//-
//- Truth table: S R | Y
//- -----+---
//- 1 0 | x
//- 1 1 | 1
//- 0 0 | 0
//- 0 1 | y
//-
module \$_SR_PN_ (S, R, Q); module \$_SR_PN_ (S, R, Q);
input S, R; input S, R;
output reg Q; output reg Q;
@ -421,6 +471,19 @@ always @(posedge S, negedge R) begin
end end
endmodule endmodule
// |---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|
//-
//- $_SR_PP_ (S, R, Q)
//-
//- A set-reset latch with positive polarity SET and RESET.
//-
//- Truth table: S R | Y
//- -----+---
//- 1 1 | x
//- 1 0 | 1
//- 0 1 | 0
//- 0 0 | y
//-
module \$_SR_PP_ (S, R, Q); module \$_SR_PP_ (S, R, Q);
input S, R; input S, R;
output reg Q; output reg Q;
@ -432,6 +495,17 @@ always @(posedge S, posedge R) begin
end end
endmodule endmodule
// |---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|
//-
//- $_DFF_N_ (D, C, Q)
//-
//- A negative edge D-type flip-flop.
//-
//- Truth table: D C | Q
//- -----+---
//- d \ | d
//- - = | q
//-
module \$_DFF_N_ (D, Q, C); module \$_DFF_N_ (D, Q, C);
input D, C; input D, C;
output reg Q; output reg Q;
@ -440,6 +514,17 @@ always @(negedge C) begin
end end
endmodule endmodule
// |---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|
//-
//- $_DFF_P_ (D, C, Q)
//-
//- A positive edge D-type flip-flop.
//-
//- Truth table: D C | Q
//- -----+---
//- d / | d
//- - = | q
//-
module \$_DFF_P_ (D, Q, C); module \$_DFF_P_ (D, Q, C);
input D, C; input D, C;
output reg Q; output reg Q;