mirror of
https://github.com/YosysHQ/yosys
synced 2025-04-24 01:25:33 +00:00
Docs: Assign remaining word cells to groups
Move todos to correct place. Add todo for x-prop cells.
This commit is contained in:
parent
c6414e08eb
commit
78b9dbd4ea
6 changed files with 35 additions and 14 deletions
|
@ -585,7 +585,7 @@ endgenerate
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group arith
|
||||
module \$fa (A, B, C, X, Y);
|
||||
|
||||
parameter WIDTH = 1;
|
||||
|
@ -1477,7 +1477,7 @@ endgenerate
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group wire
|
||||
module \$slice (A, Y);
|
||||
|
||||
parameter OFFSET = 0;
|
||||
|
@ -1492,10 +1492,10 @@ assign Y = A >> OFFSET;
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
// |---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|
|
||||
//-
|
||||
//- $concat (A, B, Y)
|
||||
//* group wire
|
||||
//-
|
||||
//- Concatenation of inputs into a single output ( Y = {B, A} ).
|
||||
//-
|
||||
|
@ -1870,7 +1870,7 @@ endspecify
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group binary
|
||||
module \$bweqx (A, B, Y);
|
||||
|
||||
parameter WIDTH = 0;
|
||||
|
@ -1888,7 +1888,7 @@ endgenerate
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group mux
|
||||
module \$bwmux (A, B, S, Y);
|
||||
|
||||
parameter WIDTH = 0;
|
||||
|
@ -3004,7 +3004,7 @@ endmodule
|
|||
`endif
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group formal_tag
|
||||
module \$set_tag (A, SET, CLR, Y);
|
||||
|
||||
parameter TAG = "";
|
||||
|
@ -3020,7 +3020,7 @@ assign Y = A;
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group formal_tag
|
||||
module \$get_tag (A, Y);
|
||||
|
||||
parameter TAG = "";
|
||||
|
@ -3034,7 +3034,7 @@ assign Y = A;
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group formal_tag
|
||||
module \$overwrite_tag (A, SET, CLR);
|
||||
|
||||
parameter TAG = "";
|
||||
|
@ -3047,7 +3047,7 @@ input [WIDTH-1:0] CLR;
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group formal_tag
|
||||
module \$original_tag (A, Y);
|
||||
|
||||
parameter TAG = "";
|
||||
|
@ -3061,7 +3061,7 @@ assign Y = A;
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group formal_tag
|
||||
module \$future_ff (A, Y);
|
||||
|
||||
parameter WIDTH = 0;
|
||||
|
@ -3074,7 +3074,7 @@ assign Y = A;
|
|||
endmodule
|
||||
|
||||
// --------------------------------------------------------
|
||||
|
||||
//* group debug
|
||||
(* noblackbox *)
|
||||
module \$scopeinfo ();
|
||||
|
||||
|
|
Loading…
Add table
Add a link
Reference in a new issue