mirror of
https://github.com/YosysHQ/yosys
synced 2025-04-15 13:28:59 +00:00
Merge pull request #200 from azonenberg/master
Updates to GP_RCOSC, new GP_DFF*I cells
This commit is contained in:
commit
1058660ac8
|
@ -24,6 +24,32 @@ module GP_DFFR(input D, CLK, nRST, output reg Q);
|
||||||
);
|
);
|
||||||
endmodule
|
endmodule
|
||||||
|
|
||||||
|
module GP_DFFSI(input D, CLK, nSET, output reg nQ);
|
||||||
|
parameter [0:0] INIT = 1'bx;
|
||||||
|
GP_DFFSRI #(
|
||||||
|
.INIT(INIT),
|
||||||
|
.SRMODE(1'b1),
|
||||||
|
) _TECHMAP_REPLACE_ (
|
||||||
|
.D(D),
|
||||||
|
.CLK(CLK),
|
||||||
|
.nSR(nSET),
|
||||||
|
.nQ(nQ)
|
||||||
|
);
|
||||||
|
endmodule
|
||||||
|
|
||||||
|
module GP_DFFRI(input D, CLK, nRST, output reg nQ);
|
||||||
|
parameter [0:0] INIT = 1'bx;
|
||||||
|
GP_DFFSRI #(
|
||||||
|
.INIT(INIT),
|
||||||
|
.SRMODE(1'b0),
|
||||||
|
) _TECHMAP_REPLACE_ (
|
||||||
|
.D(D),
|
||||||
|
.CLK(CLK),
|
||||||
|
.nSR(nRST),
|
||||||
|
.nQ(nQ)
|
||||||
|
);
|
||||||
|
endmodule
|
||||||
|
|
||||||
module GP_OBUFT(input IN, input OE, output OUT);
|
module GP_OBUFT(input IN, input OE, output OUT);
|
||||||
GP_IOBUF _TECHMAP_REPLACE_ (
|
GP_IOBUF _TECHMAP_REPLACE_ (
|
||||||
.IN(IN),
|
.IN(IN),
|
||||||
|
|
|
@ -165,6 +165,14 @@ module GP_DFF(input D, CLK, output reg Q);
|
||||||
end
|
end
|
||||||
endmodule
|
endmodule
|
||||||
|
|
||||||
|
module GP_DFFI(input D, CLK, output reg nQ);
|
||||||
|
parameter [0:0] INIT = 1'bx;
|
||||||
|
initial nQ = INIT;
|
||||||
|
always @(posedge CLK) begin
|
||||||
|
nQ <= ~D;
|
||||||
|
end
|
||||||
|
endmodule
|
||||||
|
|
||||||
module GP_DFFR(input D, CLK, nRST, output reg Q);
|
module GP_DFFR(input D, CLK, nRST, output reg Q);
|
||||||
parameter [0:0] INIT = 1'bx;
|
parameter [0:0] INIT = 1'bx;
|
||||||
initial Q = INIT;
|
initial Q = INIT;
|
||||||
|
@ -176,6 +184,17 @@ module GP_DFFR(input D, CLK, nRST, output reg Q);
|
||||||
end
|
end
|
||||||
endmodule
|
endmodule
|
||||||
|
|
||||||
|
module GP_DFFRI(input D, CLK, nRST, output reg nQ);
|
||||||
|
parameter [0:0] INIT = 1'bx;
|
||||||
|
initial nQ = INIT;
|
||||||
|
always @(posedge CLK, negedge nRST) begin
|
||||||
|
if (!nRST)
|
||||||
|
nQ <= 1'b1;
|
||||||
|
else
|
||||||
|
nQ <= ~D;
|
||||||
|
end
|
||||||
|
endmodule
|
||||||
|
|
||||||
module GP_DFFS(input D, CLK, nSET, output reg Q);
|
module GP_DFFS(input D, CLK, nSET, output reg Q);
|
||||||
parameter [0:0] INIT = 1'bx;
|
parameter [0:0] INIT = 1'bx;
|
||||||
initial Q = INIT;
|
initial Q = INIT;
|
||||||
|
@ -187,6 +206,17 @@ module GP_DFFS(input D, CLK, nSET, output reg Q);
|
||||||
end
|
end
|
||||||
endmodule
|
endmodule
|
||||||
|
|
||||||
|
module GP_DFFSI(input D, CLK, nSET, output reg nQ);
|
||||||
|
parameter [0:0] INIT = 1'bx;
|
||||||
|
initial nQ = INIT;
|
||||||
|
always @(posedge CLK, negedge nSET) begin
|
||||||
|
if (!nSET)
|
||||||
|
nQ <= 1'b0;
|
||||||
|
else
|
||||||
|
nQ <= ~D;
|
||||||
|
end
|
||||||
|
endmodule
|
||||||
|
|
||||||
module GP_DFFSR(input D, CLK, nSR, output reg Q);
|
module GP_DFFSR(input D, CLK, nSR, output reg Q);
|
||||||
parameter [0:0] INIT = 1'bx;
|
parameter [0:0] INIT = 1'bx;
|
||||||
parameter [0:0] SRMODE = 1'bx;
|
parameter [0:0] SRMODE = 1'bx;
|
||||||
|
@ -199,6 +229,18 @@ module GP_DFFSR(input D, CLK, nSR, output reg Q);
|
||||||
end
|
end
|
||||||
endmodule
|
endmodule
|
||||||
|
|
||||||
|
module GP_DFFSRI(input D, CLK, nSR, output reg nQ);
|
||||||
|
parameter [0:0] INIT = 1'bx;
|
||||||
|
parameter [0:0] SRMODE = 1'bx;
|
||||||
|
initial nQ = INIT;
|
||||||
|
always @(posedge CLK, negedge nSR) begin
|
||||||
|
if (!nSR)
|
||||||
|
nQ <= ~SRMODE;
|
||||||
|
else
|
||||||
|
nQ <= ~D;
|
||||||
|
end
|
||||||
|
endmodule
|
||||||
|
|
||||||
module GP_IBUF(input IN, output OUT);
|
module GP_IBUF(input IN, output OUT);
|
||||||
assign OUT = IN;
|
assign OUT = IN;
|
||||||
endmodule
|
endmodule
|
||||||
|
@ -275,15 +317,15 @@ module GP_POR(output reg RST_DONE);
|
||||||
|
|
||||||
endmodule
|
endmodule
|
||||||
|
|
||||||
module GP_RCOSC(input PWRDN, output reg CLKOUT_PREDIV, output reg CLKOUT_FABRIC);
|
module GP_RCOSC(input PWRDN, output reg CLKOUT_HARDIP, output reg CLKOUT_FABRIC);
|
||||||
|
|
||||||
parameter PWRDN_EN = 0;
|
parameter PWRDN_EN = 0;
|
||||||
parameter AUTO_PWRDN = 0;
|
parameter AUTO_PWRDN = 0;
|
||||||
parameter PRE_DIV = 1;
|
parameter HARDIP_DIV = 1;
|
||||||
parameter FABRIC_DIV = 1;
|
parameter FABRIC_DIV = 1;
|
||||||
parameter OSC_FREQ = "25k";
|
parameter OSC_FREQ = "25k";
|
||||||
|
|
||||||
initial CLKOUT_PREDIV = 0;
|
initial CLKOUT_HARDIP = 0;
|
||||||
initial CLKOUT_FABRIC = 0;
|
initial CLKOUT_FABRIC = 0;
|
||||||
|
|
||||||
//output dividers not implemented for simulation
|
//output dividers not implemented for simulation
|
||||||
|
@ -291,7 +333,7 @@ module GP_RCOSC(input PWRDN, output reg CLKOUT_PREDIV, output reg CLKOUT_FABRIC)
|
||||||
|
|
||||||
always begin
|
always begin
|
||||||
if(PWRDN) begin
|
if(PWRDN) begin
|
||||||
CLKOUT_PREDIV = 0;
|
CLKOUT_HARDIP = 0;
|
||||||
CLKOUT_FABRIC = 0;
|
CLKOUT_FABRIC = 0;
|
||||||
end
|
end
|
||||||
else begin
|
else begin
|
||||||
|
@ -306,21 +348,21 @@ module GP_RCOSC(input PWRDN, output reg CLKOUT_PREDIV, output reg CLKOUT_FABRIC)
|
||||||
#250;
|
#250;
|
||||||
end
|
end
|
||||||
|
|
||||||
CLKOUT_PREDIV = ~CLKOUT_PREDIV;
|
CLKOUT_HARDIP = ~CLKOUT_HARDIP;
|
||||||
CLKOUT_FABRIC = ~CLKOUT_FABRIC;
|
CLKOUT_FABRIC = ~CLKOUT_FABRIC;
|
||||||
end
|
end
|
||||||
end
|
end
|
||||||
|
|
||||||
endmodule
|
endmodule
|
||||||
|
|
||||||
module GP_RINGOSC(input PWRDN, output reg CLKOUT_PREDIV, output reg CLKOUT_FABRIC);
|
module GP_RINGOSC(input PWRDN, output reg CLKOUT_HARDIP, output reg CLKOUT_FABRIC);
|
||||||
|
|
||||||
parameter PWRDN_EN = 0;
|
parameter PWRDN_EN = 0;
|
||||||
parameter AUTO_PWRDN = 0;
|
parameter AUTO_PWRDN = 0;
|
||||||
parameter PRE_DIV = 1;
|
parameter HARDIP_DIV = 1;
|
||||||
parameter FABRIC_DIV = 1;
|
parameter FABRIC_DIV = 1;
|
||||||
|
|
||||||
initial CLKOUT_PREDIV = 0;
|
initial CLKOUT_HARDIP = 0;
|
||||||
initial CLKOUT_FABRIC = 0;
|
initial CLKOUT_FABRIC = 0;
|
||||||
|
|
||||||
//output dividers not implemented for simulation
|
//output dividers not implemented for simulation
|
||||||
|
@ -328,13 +370,13 @@ module GP_RINGOSC(input PWRDN, output reg CLKOUT_PREDIV, output reg CLKOUT_FABRI
|
||||||
|
|
||||||
always begin
|
always begin
|
||||||
if(PWRDN) begin
|
if(PWRDN) begin
|
||||||
CLKOUT_PREDIV = 0;
|
CLKOUT_HARDIP = 0;
|
||||||
CLKOUT_FABRIC = 0;
|
CLKOUT_FABRIC = 0;
|
||||||
end
|
end
|
||||||
else begin
|
else begin
|
||||||
//half period of 27 MHz
|
//half period of 27 MHz
|
||||||
#18.518;
|
#18.518;
|
||||||
CLKOUT_PREDIV = ~CLKOUT_PREDIV;
|
CLKOUT_HARDIP = ~CLKOUT_HARDIP;
|
||||||
CLKOUT_FABRIC = ~CLKOUT_FABRIC;
|
CLKOUT_FABRIC = ~CLKOUT_FABRIC;
|
||||||
end
|
end
|
||||||
end
|
end
|
||||||
|
|
Loading…
Reference in a new issue